This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-007373

(43) Date of publication of application: 10.01.1997

(51)Int.CI.

G11C 11/41 // H01L 21/8244 H01L 27/11

(21)Application number: 07-152954

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

20.06.1995

(72)Inventor: MORIKAWA KOICHI


IDA JIRO

(54) SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To enhance a read speed in a semiconductor memory device.

CONSTITUTION: A write decoder 21 and a read decoder 22 respectively selectively activate word lines WWL1-WWLN and word lines RWL1-RWLN, whereby a write memory cell and a read memory cell are selected from memory cells MC1-MCN. A pair of write bit lines WBL, WBL/ are driven by a write driver 23, and data are read on a pair of read bit lines RBL, RBL/. Although coupling noises are generated at this time on the pair of the read bit lines RBL, RBL/, the noises offset each other because of the presence of an interlinkage part. In other words, data on the pair of bit lines RBL, RBL/ are not made wrong data. An OR circuit 26 and an exclusive OR circuit 25 reverse read data thereby eliminating a disagreement of written data and read data Dout.



LEGAL STATUS

[Date of request for examination]

09.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-7373

(43)公開日 平成9年(1997)1月10日

(51) Int.Cl. ⁴	識別記号	庁内整理番号	FI	技術表示箇所
G11C 11/41			G 1 1 C 11/34	3 4 5
// HO1L 21/8244				K
27/11			H01L 27/10	381


		客变菌求	未請求 請求項の数12 OL (全 15 頁)
(21)出願番号	特康平7-152954	(71)出頭人	000000295 沖電気工業株式会社
(22)出頭日	平成7年(1995)6月20日	(72) 発明者	東京都港区虎ノ門1丁目7番12号 沖電気
		(72)発明者	東京都港区虎ノ門1丁目7番12号 沖電気
		(74)代理人	工業株式会社内
· ¥ ·			

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】

【目的】 半導体記憶装置における読出し速度を速くす る.

【構成】 書込み用デコーダ21と読出し用デコーダ2 2が、ワード線WWLI~WWLN 及びワード線RWL | ~RWLN をそれぞれ選択的に活性化する。よって、 メモリセルMC $_1$ ~MC $_N$ から、書込みメモリセルと銃 出しメモリセルが選択される。書込み用ピット線対WB L, WBL/は、書込みドライバ23によって駆動さ れ、読出し用ピット線対RBL、RBL/上にはデータ が読出される。このとき、読出し用ピット線対RBL、 RBL/には、カップリングノイズが発生するが、鎖交 部分を有しているので、それらノイズが互いに影響を打 ち消し合う。即ち、ピット線対RBL、RBL/上のデ ータは、誤データとならない。 OR回路26と排他的論 理和回路25は、読出しデータの反転を行い、書込んだ データと読出したデータDoutの不一致をなくす。



本発明の第1の実施例のマルチポート SRAM

【特許請求の範囲】

【請求項1】 共通の第1のビット線対と共通の第2のビット線対と複数のワード線の間に設けられ、個々に対応する該ワード線が選択されて活性化したときに該第1のビット線対または第2のビット線対にそれぞれ接続される複数のメモリセルを備え、

前記活性化したワード線に接続された前記メモリセルに対して、前記第1または第2のピット線対を介してデータの書込み及び読出しを行なう半導体記憶装置において、

前記第1のビット線対と第2のビット線対のうちのいずれか一方は、鎖交部分を有し、前記複数のメモリセルのうちの一部では前記書込みデータまたは読出しデータのレベルが反転する構成とし、

前記複数のワード線のレベルに基づき前記メモリセルに 書込むデータを予め反転させる書込み反転手段、または 該メモリセルから読出したデータのレベルを反転させる 読出し反転手段を設けたことを特徴とする半導体記憶装 置。

【請求項2】 請求項1記載の半導体記憶装置において、前記鎖交部分は複数であることを特徴とする半導体記憶装置。

【請求項3】 請求項1または2記載の半導体記憶装置において、

前記第1のピット線対は書込みピット線対とし、

前記第2のピット線対は読出しピット線対とし、

前記第1のビット線対は鎖交部分を有し、複数のメモリセルのうちの一部では前記読出しデータのレベルが反転する構成とし、

前記複数のワード線のレベルに基づき前記メモリセルから読出したデータのレベルを反転させる読出し反転手段を設けたことを特徴とする半導体記憶装置。

【請求項4】 請求項3記載の半導体記憶装置において、

前記読出し反転手段は、データ読出し対象のメモリセルが前記読出しデータのレベルが反転するメモリセルか否かを前記複数のワード線のレベルから検出する〇R回路と、該検出の結果、データ読出し対象のメモリセルが前記読出しデータのレベルが反転するメモリセルの場合、前記第1のビット線対を鎖交させて出力段に接続するトランジスタと、該検出の結果、該データ読出し対象のメモリセルが前記読出しデータのレベルが反転するメモリセルでない場合、その第1のビット線対を鎖交させずに該出力段に接続するトランジスタとで、構成したことを特徴とする半導体記憶装置。

【請求項5】 請求項1または2記載の半導体記憶装置において、

前記第1のビット線対は書込みビット線対とし、

前記第2のピット線対は読出しピット線対とし、

前記第2のピット線対は鎖交部分を有し、複数のメモリ

セルのうちの一部では前記事込んだデータのレベルが反 転する構成とし、

前記複数のワード線のレベルに基づいて該書込むデータ のレベルを反転させる書込み反転手段を設けたことを特 徴とする半導体記憶装置。

【請求項6】 共通の第1のビット線対と共通の第2のビット線対と複数のワード線の間に設けられ、個々に対応する該ワード線が選択されて活性化したときにその第1のビット線対または第2のビット線対にそれぞれ接続される複数のメモリセルを備え、前記活性化したワード線に接続された前記メモリセルに対して、前記第1または第2のビット線対を介してデータの書込み及び読出しを行なう半導体記憶装置において、

前記第1及び第2のビット線対、前記複数のワード線及 び前記複数のメモリセルは、共通の半導体基板上に積層 構造で形成し、前記第1のビット線対と前記第2のビット線対は、前記積層構造における異なる配線層に形成したことを特徴とする半導体記憶装置。

【請求項7】 請求項6記載の半導体記憶装置において、前記第1のビット線対と前記第2のビット線対を構成する各配線は、下部コーナーに90度以下のテーパーがついた構成にしたことを特徴とする半導体記憶装置。

【請求項8】 請求項6または7記載の半導体記憶装置において、前記第1のピット線対と第2のピット線対を構成する各配線の膜厚は、該第1のピット線対と第2のピット線対の最小配線幅より薄い構成にしたことを特徴とする半導体記憶装置。

【請求項9】 請求項6、7または8記載の半導体記憶装置において、前記前記第1のピット線対と前記第2のピット線対は、前記半導体基板における垂直方向に重ねた構成にしたこと特徴とする半導体記憶装置。

【請求項10】 請求項6、7、8または9記載の半導体記憶装置において、前記第1のビット線対と前記第2のビット線対との間で、それらに対して絶縁膜を介した配線層に形成され、前記第1のビット線対と前記第2のビット線対の間の電気力線をカットする導電層を設けたことを特徴とする半導体記憶装置。

【請求項11】 請求項6、7、8、9または10記載の半導体記憶装置において、前記導電層の膜厚は、該導電層の形成される配線層に形成された他の配線よりも薄い構成にしたことを特徴とする半導体記憶装置。

【請求項12】 請求項6、7、8、9、10または1 1記載の半導体記憶装置において、前記導電層は所定の 電位に固定される構成としたことを特徴とする半導体記 憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マルチポートスタティックランダムアクセスメモリ(以下、マルチポートSR AM)等の半導体記憶装置に関するものである。 [0002]

【従来の技術】従来、このような分野の技術としては、 例えば次の文献に記載されるものがあった。

文献; 菅野卓雄著"CMOS超LSIの設計" (198 9-4-25) 培風館、P. 231

従来のマルチポートSRAMは、書込み用デコーダと、 **読出し用デコーダと、複数のメモリセルが配列されたメ** モリアレイを有しいている。各メモリセルは、書込み用 と読出し用の2本のワード線と、書込み用と読出し用の 2組のビット線対との間に、それぞれトランジスタを介 して接続されている。各書込み用ワード線が書込み用デ コーダに接続され、各読出し用ワード線が読出し用デコ ーダに接続されている。各書込み用デコーダ或いは読出 し用デコーダが、書込み用ワードと読出し用ワード線の レベルを立ち上げることで、書込みメモリセルまたは読 出しメモリセルが選択される。よって、選択された書込 みメモリセルは、トランジスタを介して書込み用ピット **線対に接続され、銃出しメモリセルは、トランジスタを** 介して読出し用ピット線対に接続される。その後、書込 みドライバによって、書込みピット線対の内の一本のピ ット線が書込みドライバによって駆動されて、電源電位 から"L"レベルに引き下げられる。これで、選択され たメモリセルにデータの書込みが行なわれる。読出しメ モリセルでは、メモリセルに格納されたデータが、トラ ンジスタを介して読出しピット線対上に読出され、その 銃出されたデータがセンスアンプで増幅されて出力され る。

[0003]

【発明が解決しようとする課題】しかしながら、従来の マルチポートSRAM等では、次のような課題があっ た。図2は、従来のマルチポートSRAMの構成例を示 す回路図であり、図3は、図2中のメモリセルを示す回 路図である。このマルチポートSRAMは、書込み用ア ドレスWADRを入力とする書込み用デコーダ(WDE C) 1と読出し用アドレスRADRを入力とする読出し 用デコーダ(RDEC)2とを備えている。書込み用デ コーダ1と読出し用デコーダ2の間に、N個のメモリセ ルMCI~MCN がアレイ化されて配置されている。各 メモリセルMCI~MCNには、書込み用デコーダ1か らの書き込み用ワード線WWL₁~WWL_Nと、読出し 用デコーダ2からの読出し用ワード線RWL₁~RWL N とが、それぞれ接続されている。各モリセルMC₁~ MCN には、また、書込み用ピット線対を形成するピッ ト線対WBL、WBL/と、読出し用ビット線対を形成 するピット線対RBL、RBL/とが、共通に接続され ている。ピット線対WBL、WBL/は、書込みドライ パ(WD)3により、入力データDinに応じて電圧駆 動される構成となっている。ビット線対RBL、RBL /は、センスアンプ (SA) 4に接続されている。セン スアンプ4が、ビット線対RBL、RBL/上のデータ

を増幅し、そのセンスアンプ4から出力データDoutが出力される構成になっている。

【0004】各メモリセルMC₁~MC_N は同様の構成 であり、図3には一つのメモリセルMCn (nは、1≦ n≦Nの任意の整数)が示されている。メモリセルMC n は、捧がけ接続された2個のインパータ11,12を 備えている。それらインパータ11、12はデータを格 納するフリップフロップを構成している。インバータ1 1, 12間の2つ接続ノードのうちのノードN1とピッ ト線WBLの間には、N型MOSトランジスタ(以下、 NMOSいう) 13が接続され、該ノードN1とピット 線RBLとの間には、NMOS14が接続されている。 2つ接続ノードのうちのノードN2とビット線WBL/ の間には、NMOS15が接続され、ノードN2とピッ ト線RBL/の間には、NMOS16が接続されてい る。各NMOS13、15のゲートには、共通にワード 線WWしn が接続されている。各NMOS14,16の ゲートには、共通にワード線RWLn が接続されてい

【0005】メモリセルMC₁~MC_N に対してアクセ スする場合、書込みデコーダ1は、書き込みアドレスW ARDに基づき、選択的にワード線WWLI~WWLN を活性化する。例えば、ワード線WWLN によって選択 されたメモリセルMCN では、各NMOS13, 15が それぞれオンする。これによって、フリップフロップが ビット線WBL、WBL/に接続される。読出しデコー ダ2は、読出しアドレスRADRに基づき、選択的にワ ード線RWL1~RWLN を括性化する。例えば、ワー ド線RWL」によって選択されたメモリセルMC」で は、各NMOS14、16がそれぞれオンする。これに よって、フリップフロップがピット線対RBL、RBL /に接続される。その後、書込みメモリセルMCNで は、ドライバ3の駆動により、例えばピット線WBLの レベルが引き下げられて、データがフリップフロップに 書込まれる。一方、ピット線対RBL,RBL/に接続 された読出しメモリセルMC」においては、フリップフ ロップに格納したデータが、ビット線対RBL、RBL /に読出され、それがセンスアンプ4で増幅されて出力 データDoutとして出力される。

【0006】図4は図2中の各ビット線の配置を示す平面図であり、図5は、図2の各ビット線のレベルと出力データのタイミングを示す波形図である。図4の平面図では、図3のメモリセルが縦に2個作成された半導体記憶装置が示されている。図3のように、半導体記憶装置中で各ビット線WBL, WBL/, RBL, RBL/は、半導体記憶装置における同一層に平行に配置されている。なお、同図中に記載されたS1及びS2は、ビット線WBLとビット線RBL/間の距離と、ビット線WBL/とビット線RBL/間の距離をそれぞれ示している。近接したビット線WBLとRBLの間には、図2に

示すように、カップリングツ容量C L が存在する。同様に、ビット線WBL/とビット線RBL/の間にも、カップリング容量C R が存在する。そのため、書込み用ビット線WBLのレベルが引き下げられると、図8のように、銃出し用ビット線RBLのレベルは、容量C L の電位、で引下げられ、ビット線対RBL, RBL/の電位、ベルが反転し、一時的に誤ったデータとなる。即ち、NCは減少し、ビット線RBL上にカップリングノイイズNCは減少し、ビット線対RBL、RBL/とのデータは、正しい値に戻る。よって、一定時間が経過して、アンプリングノイズNCは減少し、ビット線対RBL、RBL/上のデータは、正しい値に戻る。よって、一定時間が経過して、では、エンスアンプイが動作を開始して、正しいデータDoutが増幅されて、図5のタイミングで出力データDoutが出力される。

【0007】ここで、高集積化の実現するために、ビット線間の各配線距離S 1,S 2 を小さくすると、カップリング容量C L,C R がそれぞれ増加し、カップリングノイズN C が増加する。例えば、マルチボートS R A M中のMOSトランジスタのゲート長を0. 35μ mでデザインすると、各距離S 1,S 2 は0. 5μ mになり、各容量C L ,C R は0. 1 p R と大きくなる。そのため、ビット線対 R B L 、R B L L 上の読出しデータが正しいデータに戻る時間が、遅れる。結果として、センスアンプ 4 の動作開始が遅れ、出力データ D o u t の出力されるタイミングが遅れるという課題があった。

[0008]

【課題を解決するための手段】第1から第5の発明は、 前記課題を解決するために、共通の第1のビット線対と 共通の第2のビット線対と複数のワード線の間に設けら れ、個々に対応する該ワード線が選択されて活性化した ときに該第1のビット線対または第2のビット線対にそ れぞれ接続される複数のメモリセルを備え、活性化した ワード線に接続されたメモリセルに対して、第1または 第2のビット線対を介してデータの書込み及び読出しを 行なう半導体記憶装置において、次のような構成を講じ ている。即ち、第1のビット線対と第2のビット線対の うちのいずれか一方は、鎖交部分を有し、複数のメモリ セルのうちの一部では書込みデータまたは読出しデータ のレベルが反転する構成としている。そして、複数のワ ード線のレベルに基づきメモリセルに書込むデータを予 め反転させる書込み反転手段、またはメモリセルから読 出したデータのレベルを反転させる読出し反転手段を設 けている。第6から第12の発明は、共通の第1のビッ ト線対と共通の第2のビット線対と複数のワード線の間 に設けられ、個々に対応するワード線が選択されて活性 化したときにその第1のピット線対または第2のピット 線対にそれぞれ接続される複数のメモリセルを備え、前 記活性化したワード線に接続された前記メモリセルに対 して、前記第1または第2のピット線対を介してデータ の書込み及び読出しを行なう半導体記憶装置において、

次のような構造を講じている。即ち、第1及び第2のビット線対、複数のワード線及び複数のメモリセルは、共通の半導体基板上に積層構造で形成し、その第1のビット線対と第2のビット線対は、積層構造における異なる配線層に形成している。

[0009]

【作用】第1から第5の発明によれば、以上のように半 導体記憶装置を構成したので、個々に対応する該ワード 線が選択されて活性化したとき、活性化したワード線に 接続されたメモリセルに対して、第1または第2のビッ ト線対を介してデータの書込みまたは読出しが行われ る。ここで、第1のビット線対と第2のビット線対のう ちのいずれか一方は、鎖交部分を有している。これによ って、第1のビット線対に対する第2のビット線対の位 置関係が一部で逆転し、第1のピット線対と第2のピッ ト線対間のカップリング容量で発生するカップリングノ イズが、互いに打ち消すように働くことになる。そのた め、メモリセルから読出したデータは、本来の正しいデ ータとなり、そのまま、そのデータを増幅して出力する ことが可能となる。なお、第1のピット線対と第2のピ ット線対のうちのいずれか一方は、鎖交部分を有してい るので、複数のメモリセルのうちの一部では、書込みデ ータまたは読出しデータのレベルが反転する。これに対 して設けられた書込み反転手段あるいは読出し反転手段 によって、複数のワード線のレベルに基づき、メモリセ ルに書き込むデータが予め反転して書込まれるか、また は、メモリセルから読出したデータのレベルが反転して 読出される。第6から第12の発明によれば、第1及び 第2のピット線対、複数のワード線及び複数のメモリセ ルは、共通の半導体基板上に積層構造で形成されるが、 その第1のビット線対と第2のビット線対は、積層構造 における異なる配線層に形成される。そのため、半導体 記憶装置の構成面積を広げずに、第1のビット線対と第 2のピット線対の距離を離すことができる。即ち、第1 のピット線対と共通の第2のピット線対間のカップリン グ容量が低減され、カップリングノイズが低減される。 そのため、メモリセルから読出したデータが、カップリ ングノイズで変化する量が減じられる。従って、前記課 題を解決できるのである。

[0010]

【実施例】カップリングノイズによる悪影響を低減し、 高速なデータの読出しが可能な半導体記憶装置を、以下 の第1~第9の実施例に示す。第1~第3の実施例は、 半導体記憶装置の回路構成によって、カップリングノイ ズの影響を低減するものであり、第4~第9の実施例 は、ビット線の配置によって、カップリングノイズを低 減するものである。

第1の実施例

図1は、本発明の第1の実施例を示すマルチポートSRAMの回路図である。このマルチポートSRAMは、書

込み用アドレスWADRが入力される暬込み用デコーダ 21 と、銃出し用アドレスRADRが入力される訪問で出 用デコーダ 22 と、それらデコーダ 21 、 22 の間で記 列された N個のメモリセルMC $_{\parallel}$ ~ MCN/2 は、デコーダ 21 に対して N/2 本の 書込み用ワード線 WWL $_{\parallel}$ でそれぞれ接続されていると共に、デコー $_{\parallel}$ を以 でそれぞれ接続されている。 N個のうちの各モリセルMC $_{\parallel}$ でそれぞれ接続されている。 N個のうちの名 $_{\parallel}$ でそれぞれ接続されている。 N個のうちの名 $_{\parallel}$ でそれぞれ接続されている。 N個のうちのと $_{\parallel}$ でそれぞれ接続されている。 N個のうちのと $_{\parallel}$ でそれぞれ接続されていると共に、デコーダ $_{\parallel}$ 2 に対して で それぞれ接続されていると共に、デコーダ $_{\parallel}$ 2 に対し $_{\parallel}$ で $_{$

【0011】各メモリセルMC $_1$ ~MC $_N$ には、さらに、第1のビット線対である曹込み用ビット線対WBL、WBL/と、第2のビット線対の読出し用ビット線対RBL、RBL/が共通に接続されている。ビット線対WBL、WBL/は、入力データDinに基づき、該ビット線対WBL、WBL/を電圧駆動する書込みドライバ23に接続されている。ビット線対RBL、RBL/は、該ビット線対RBL、RBL/上のデータDoutを送出する出力段のセンスRBL/は、メモリセルの列の途中で鎖交している。フまり、メモリセルMC $_N/2$ とメモリセルMC $_N/2$ は、フまり、メモリセルMC $_N/2$ とメモリセルMC $_N/2$ は、つまり、メモリセルMC $_N/2$ とメモリセルMC $_N/2$ は、ファンプ $_2$ 4に対してビット線対RBL、RBL/は、O2に対して逆極性に接続されている。

【0012】図6(1), (2)は、図1中のメモリセ ルとピット線の関係を示す回路図である。各メモリセル MCI~MCNの内部は、図3に示すメモリセルと同様 に、インパータ11, 12とNMOS13~16を備 え、それら各NMOS13, 15のゲートはワード線W **WL_n に接続され、各NMOS14, 16のゲートがワ** ード線RWLn に接続されている。各NMOS13, 1 5 がオンすると、メモリセルはピット線対WBL, WB L/に接続され、NMOS14、16がオンするとメモ リセルはピット線RBL、RBL/に接続される構成と なっている。ところが、ビット線対RBL、RBL/ が、メモリセルの列の途中で鎖交しているために、メモ リセルMC₁ ~MC_{N/2} と、メモリセルMC_{N/2+1} ~M CN とでは、図6 (1), (2) のように、各NMOS 14, 16によってそれぞれ接続されるビット線RB L. RBL/が反対になる。即ち、メモリセルMC N/2+| ~MCN から、ピット線対RBL、RBL/上に 銃出したデータは、書込んだデータを反転したものとな る構成となっている。一方、ヒット線対 R B L, R B L /に接続されたセンスアンプ24の出力側には、2入力 の排他的論理和回路25が接続されている。排他的論理

和回路 250200入力端子には、センスアンプ 240 出力端子と、入力側がワード線 $RWL_1 \sim RWL_{N/2}$ に接続された OR 回路 260 の出力端子とが、接続されている。排他的論理和回路 2520 R回路 260 が読出し反転手段をしている。

【0013】次に、図1のマルチポートSRAMの動作 を説明する。まず、メモリセルMCN にデータを書込 み、メモリセルMC」からデータを読出す場合を説明す る。 書込み用アドレスWADRに基づき、デコーダ21 はワード線WWLN を選択的に活性化し、銃出し用アド レスRADRに基づき、デコーダ22は、ワード線RW L」を選択的に活性化する。よって、ワード線WWLN が立ち上り、MCN 中のNMOS13, 15がオンす る。これにより、メモリセルMCN がピット線対WB L、WBL/間に接続される。また、ワード線RWL」 が立ち上り、メモリセルMC| 中のNMOS14, 16 がオンし、該メモリセルMC」が、ピット線対RBL、 RBL/間に接続される。書き込みドライバ23によ り、ピット線対WBL、WBL/は駆動され、例えばビ ット線WBLが"L"レベルに引き下げられ、メモリセ ルMCN に入力データDinに対応するデータが書き込 まれる。これと同時に、読出し対象のメモリセルMC」 の格納データが、ビット線対RBL、RBL/上に読出 される。

【0014】図7は、図1の各ピット線のレベルと出力 データのタイミングを示す波形図であり、この図7を参 照しつつ、読出し動作の説明を進める。メモリセルMC I~MCN/2 におけるビット線WBしとビット線RBし 間のカップリング容量は、図2に対してCI/2となっ ている。このC」/2のカップリング容量のため、ビッ ト線RBL上にはピット線WBLに誘導された逆相カッ プリングノイズNC1が発生する。また、メモリセルM CN/2+1 ~MCN におけるピット線WBLとピット線R BL/間のカップリング容量も、CL /2である。この CI/2のカップリング容量のため、ピット線RBL/ 上にはピット線WBLに誘導された同相カップリングノ イズNC2が発生する。これらカップリングノイズNC 1, NC2は、同程度の量である。そのため、ビット線、 RBL、RBL/間の電位差は保たれ、メモリセルMC 」から読出されたデータは、誤データになることがな い。従って、従来のように、誤データから正しいデータ に戻る時間を必要としないので、この時間分が短縮され て、センスアンプ24は高速に増幅を行う。また、この とき、OR回路26は"H"を出力しているので、排他 的論理和回路25は、センスアンプ24の出力信号S2 4の論理レベルを反転して出力データDoutを出力す

【0015】次に、メモリセル MC_1 にデータを書込み、メモリセル MC_N からデータを読出す場合を説明する。書込み用アドレスWADRに基づき、デコーダ21

はワード線WWL を選択的に括性化し、読出し用アドレスRADRに基づき、デコーダ22は、ワード線RWL が立ち上り、MC $_1$ 中のNMOS13、15がオンする。これにより、メモリセルMC $_1$ がピット線対WBL、WBL/間に接続される。また、ワード線RWL が立ち上り、メモリセルMCN中のNMOS14、16がオンとって、該メモリセルMCNが、ピット線対RBL、RBL/間に接続される。この場合、メモリセルMCNがら読出されるデータは、ピット線対RBL、RBL/が鎖交しているので、書込み時のデータに対して反転したデータとなる。

【0016】各メモリセルMC₁, MC_N がピット線対 WBL, WBL/間とビット線対RBL, RBL/間と にそれぞれ接続された後、ビット線対WBL、WBL/ は、書込みドライバ23に電圧駆動される。電圧駆動の 結果、ピット線WBLは"L"レベルに引下げられ、メ モリセルMC」に、入力データDInに対応するデータ がデータが書込まれる。さらに、読出し対象のメモリセ ルMCN の格納データが、ピット線対RBL、RBL/ 上に読出される。このとき、ピット線対RBL、RBL /上には、カップリングノイズが発生するが、メモリセ ルMCN にデータを書込み、メモリセルMCI からデー 夕を読出す場合と同様であり、読出したデータが誤デー 夕となることはない。ここでも、誤データから正しいデ ータに戻る時間を必要としないので、この時間分が短縮 されて、センスアンプ24は高速に増幅を行う。また、 このとき、OR回路26は"L"を出力しているので、 排他的論理和回路25はセンスアンプ24の出力信号S 24の論理レベルをそのまま通して、出力データDou tを出力する。このようにして、出力データDoutの 論理レベルの調整をする。

【0017】以上のように、この第1の実施例では、読出し用ビット線対RBL、RBL/に鎖交する部分を設け、読出したデータの論理レベルを反転させる排他的論理和回路25とOR回路26とを設けている。そのため、従来の回路に比べ、ビット線対RBL、RBL/とのデータに対して、カップリングノイズで生じた誤データから正しいデータに戻る間での時間を待つ必要がなり、出力データDoutを高速に出力することが可能となっている。また、カップリング容量が、読出しデータに影響を与えないので、各ビット線RBL、RBL/と各ビット線対WBL、WBL/との、図4に示された距離S1、S2を小さくでき、高集積化が可能となる。さらに、今後のプロセス動向の微細化に伴うカップリング容量の増加にも適用可能なマルチポートSRAMとなる。

【0018】第2の実施例

図8は、本発明の第2の実施例を示すマルチポートSR AMの回路図であり、図1と共通する要素には共通の符

号が付されている。第1の実施例では、読出しアドレス RADRに対応して、出力データDoutの論理を反転 する読出し反転手段を排他的論理和回路25及び〇R回 路26で構成していたが、本実施例では、その排他的論 理和回路25及びOR回路26の代わりに、4個のNM **OS31~34と、それらNMOS31~34を制御す** る2個のOR回路35,36で構成している。このマル チポートSRAMの他の部分は、図1のマルチポートS RAMと同様の構成である。読出し用ビット線対RB L, RBL/とセンスアンプ24の間に、NMOS3 1, 32がそれぞれ接続されている。NMOS31のド レインがピット線RBLに接続され、NMOS31のソ ースがセンスアンプ24に接続されている。NMOS3 2のドレインがピット線RBL/に接続され、NMOS 32のソースがセンスアンプ24に接続されている。各 NMOS31、32のゲートには、N/2本の読出し用 ワード線RWLN/2+1 ~RWLN のレベルを入力とする OR回路35の出力端子が共通に接続されている。ま た、NMOS31のドレインには、NMOS33のドレ インが接続され、そのNMOS33のソースがNMOS 32のソースに接続されている。NMOS32のドレイ ンには、NMOS34のドレインが接続され、そのNM OS34のソースがNMOS31のソースに接続されて いる。各NMOS33、34のゲートには、N/2本の 説出し用ワード線RWL₁ \sim RWL_{N/2} のレベルを入力 とする〇R回路36の出力端子が共通に接続されてい

【0019】次に、図8のマルチポートSRAMの動作 を説明する。各メモリセルMCI~MCN に対するビッ ト線対WBL, WBL/を介した書込みと、各メモリセ ルMCI~MCN からピット線RBL、RBL/上にデ ータを読出す動作は第1の実施例と同様である。ここ で、例えば、読出し用ワード線のうち、ワード線RWL 1~RWLN/2のいずれかが選択的に活性化された場 合、OR回路36が"H"を出力し、OR回路35は "し"を出力する。そのため、各NMOS33、34が 共にオン状態となり、NMOS31.32が共にオフ状 態となる。このとき、ビット線対RBL、RBL/は鎖 交してセンスアンプ24に接続される。ビット線対RB L. RBL/上のデータは、NMOS33、34を介し てセンスアンプ24に与えられる。センスアンプ24が そのデータを増幅し、出力データDoutの論理レベル を確定して出力する。

【0020】また、ワード線RWLN/2+1~RWLNのいずれかが選択的に活性化されていた場合、OR回路 36が"L"を出力し、OR回路 35は"H"を出力する。そのため、各NMOS 33、34が共にオフ状態となり、NMOS 31、32が共にオン状態となる。ビット線対RBL、RBL/は鎖交せずにセンスアンプ 24に接続される。ビット線対RBL、RBL/上のデータ

は、NMOS31, 32を介してセンスアンプ24に与 えられる。センスアンプ24がそのデータを増幅し、出 カデータDoutの論理レベルを確定して出力する。こ のようにして、書込んだデータと読出したデータの一致 を行う。以上のように、この第2の実施例では、第1の 実施例と同様に、読出し用ビット線対 R B L , R B L / に鎖交する部分を設け、読出したデータの論理レベルを 反転させる読出し反転手段を4個のNMOS31~34 と、それらNMOS31~34を制御する2個のOR回 路35,36で構成している。そのため、第1の実施例 と同様の効果が期待できるともに、第1の実施例よりも さらに高速なマルチポートSRAMが構成できる。即 ち、NMOS31~34で構成されるトランスファミッ ションゲートの遅延時間は、排他的論理和回路25の遅 延時間に対して微小であり、これら遅延時間の差分だ け、出力データDoutを高速に出力できる。

【0021】第3の実施例

図9は、本発明の第3の実施例を示すマルチポートSR AMの回路図であり、図1及び図8に共通する要素には 共通の符号が付されている。第1及び第2の実施例で は、読出し用ビット線対RBL、RBL/に鎖交する部 分を設け、読出したデータの論理レベルを反転させる読 出し手段を設けていたが、本実施例において、読出し用 ピット線対RBL、RBL/には鎖交部分がなく、書込 み用ビット線対WBL、WBL/に鎖交する部分を設け ている。そして、読出したデータの論理レベルを反転さ せる回路の代わりに、書込むデータの論理レベルを反転 させる書込み反転手段を設けている。マルチポートSR AMの他の部分は、第1及び第2の実施例と同様の構成 である。N個のメモリセルの列に対して、メモリセルM CN/2 とメモリセルMCN/2+1との間で、ビット線対W BL、WBL/は鎖交している。そのため、メモリセル MCI~MCN/2 と、メモリセルMCN/2+I~MCNと では、各NMOS13、15によってそれぞれ接続され るビット線WBL、WBL/が異なる接続となってい る。即ち、ビット線対WBL、WBL/を介してメモリ セルMCN/2+1 ~MCN に書込まれるデータは、論理レ ベルが反転されて書き込まれる構成となっている。書込 み反転手段は、ワード線WWLN/2+l ~WWLN のレベ ルを入力とするOR回路41と、OR回路41の出力信 号S41と入力データDinを入力とする排他的論理和 回路42で構成されている。排他的論理和回路42の出 力側が、書込みドライバ23に接続されている。

【0022】次に、図9のマルチボートSRAMの動作を説明する。例えば、メモリセルM C_N にデータを書込み、メモリセルM C_I からデータを読出す場合、書込み用アドレスWADRに基づき、デコーダ21はワード線WW L_N を選択的に活性化し、読出し用アドレスRADRに基づき、デコーダ22は、ワード線RW L_I を選択的に活性化する。よって、ワード線WW L_N が立ち上

り、 MC_N 中のNMOS13, 15がオンする。また、ワード線RWL₁ が立ち上り、メモリセル MC_1 中のNMOS14, 16がオンし、該メモリセル MC_1 がビット線対RBL、RBL/間に接続される。このとき、OR回路41は "H"の出力信号S41を出力し、排他的論理和回路42は入力データDinの論理レベルを反転して書込みドライバ23に与える。書込みドライバ23がビット線対WBL、WBL/の電圧駆動を行い、ビット線WBL/が"L"レベルに引き下げられ、メモリセル MC_N には、入力データDinとは反転した論理レベルが書込まれる。

【0023】さらに、銃出し対象のメモリセルMC」の 格納データが、ビット線対RBL,RBL/上に読出さ れる。ここで、第1及び第2の実施例と同様に、メモリ セルMC₁~MC_{N/2} におけるピット線WBLとピット 線RBL間のカップリング容量はCL/2となってい る。このC」/2のカップリング容量のため、ピット線 RBL上にはビット線WBLに誘導された逆相カップリ ングノイズが発生する。また、メモリセルMCN/2+1~ MCN におけるビット線WBLとピット線RBL/間の カップリング容量もC_ /2である。このC_ /2のカ ップリング容量のため、ビット線RBL/上にはビット 線WBしに誘導された同相カップリングノイズが発生す る。これらカップリングノイズは、同程度の量である。 そのため、ビット線RBL、RBL/間の電位差は保た れ、メモリセルMC」から読出されたデータは、誤デー 夕になることがない。メモリセルMC」から読出された データは、センスアンプ24にそのまま与えられ、セン スアンプ24がそのデータを増幅して出力データDou tとして出力する。メモリセルMC1にデータを書込 み、メモリセルMCN からデータを読出す場合を説明す る。書込み用アドレスWADRに基づき、デコーダ21 とデコーダ22の選択により、メモリセルMC」がビッ ト線対WBL, WBL/間に接続され、メモリセルMC Ν が、ピット線対RBL、RBL/間に接続される。こ のときには、OR回路41は、"L"の出力信号S41 を出力し、排他的論理和回路42は入力データDinの 論理レベルをそのまま書込みドライパ23に与える。 書 込みドライパ23がビット線対WBL、WBL/の電圧 駆動を行い、ピット線WBLが"L"レベルに引き下げ られ、メモリセルMC_Iには、入力データD inに対応 した論理レベルが書込まれる。

【0024】さらに、読出し対象のメモリセル MC_N の格納データが、ビット線対RBL、RBL/上に読出される。このとき、ビット線対RBL、RBL/上には、カップリングノイズが発生するが、メモリセル MC_N にデータを書込み、メモリセル MC_N にデータを書込み、メモリセル MC_N が設データと読出す場合と同様であり、読出したデータが誤データとなることはない。ビット線対RBL、RBL/上のデータが、センスアンプ24がその

データを増幅して出力データDoutとして出力する。以上のように、この第3の実施例では、読出し用ビット線対RBL、RBL/の代わりに、書込み用ビット線対 WBL、WBL/に鎖交する部分を設けている。そして、読出したデータの論理レベルを反転させる回路の代わりに、書込むデータの論理レベルを反転させる回路のOR回路41と、排他的論理和回路42と設けている。そのため、第2の実施例で用いたトランスミッションゲート、つまりNMOS31~34が省略でき、その分だけ第2の実施例よりも出力データDoutを速く出力することができる。

【0025】第4の実施例

図10は、本発明の第4の実施例を示すマルチポートら RAMの回路図である。このマルチポートSRAMの回 路は、従来の図2と同様に、例えば、マルチポートSR AM中のNMOSトランジスタのゲート長を 0.35μ mでデザインしたものであり、書込み用デコーダ51と 読出し用デコーダ52とを備えている。デコーダ51と デコーダ52の間に、N個のメモリセルMCI~MCN がアレイ化されて配置されている。各メモリセルMC」 ~MCN には、デコーダ51からの書込み用ワード線W WL_I~WWL_Nと、デコーダ52からの読出し用ワー ド線RWL₁~RWL_Nとが、それぞれ接続されてい る。各モリセルMCI~MCNには、また、第1のピッ ト線対である書込み用ビット線対WBL、WBL/と、 第2のピット線対を形成するピット線対RBL、RBL /とが、共通に接続されている。ビット線対WBL, W BL/は、書込みドライパ53により、入力データDi nに応じて電圧駆動される構成となっている。ビット線 対RBL、RBL/は、センスアンプ54に接続されて いる。センスアンプ54が、ビット線対RBL、RBL /上のデータを増幅し、そのセンスアンプ54から出力 データDoutが出力される構成になっている。各メモ リセルMC₁~MC_Nの内部も、図3及び図6(a)と 同様になっている。即ち、各メモリセルMCI~MCN は同様の構成であり、任意のメモリセルMCnは、擇が け接続された2個のインパータ11,12を備えてい る。それらインバータ11、12はデータを格納するフ リップフロップを構成している。インバータ11、12 間の2つ接続ノードのうちのノードN1とビット線WB しの間には、NMOS13が接続され、該ノードN1と ビット線RBLとの間には、NMOS14が接続されて いる。2つ接続ノードのうちのノードN2とピット線W BL/の間には、NMOS15が接続され、ノードN2 とピット線RBL/の間には、NMOS16が接続され ている。各NMOS13、15のゲートには、共通にワ ード線WWL,が接続されている。各NMOS14,1 6のゲートには、共通にワード線RWLn が接続されて いる。

【0026】図11は、図10の要部の平面構造を示す

図であり、図12は図11のA-A断面図である。図1 1には、Nを2とした場合の2個のメモリセルとピット 線対RBL、RBL/と、ビット線対WBL、WBL /、電源線Vdd、グランド線GND等の平面的位置関 係が示されている。これら図11及び図12を参照しつ つ、図10のマルチポートSRAMの断面構造の概略の 製造方法を説明する。シリコン基板61の表面にウエル 拡散層が選択的に形成され、NMOS或いはPMOS等 のアクティブ領域が形成される。その後、3000オン グストローム程度のフィールド酸化膜62が、熱酸化で 形成される。フィールド酸化膜62上に、図示しないN MOS、PMOSのゲート用多結晶シリコンが選択的に 形成され、イオン打込みでNMOS、PMOSが形成さ れる。ゲート用多結晶シリコンとフィールド酸化膜62 の上に、CVD法で中間絶縁膜63が積層される。中間 絶縁膜63上が第1の配線層64であり、該第1の配線 層64にワード線 WWL_n , RWL_n 等が形成される。 中間絶縁膜63の露出した部分と第1配線層64の上 に、第一層間絶縁膜65のCVD酸化膜が形成される。 第一層間絶縁膜65の厚さは、中間絶縁膜63上で、例 えば14000オングストロームで、第1配線層64上 では7000オングストロームである。第一層間絶縁膜 65の上側が、第2配線層66となる。第2配線層66 に、例えばピット線対RBL、RBL/等が選択的に形 成される。ビット線対RBL、RBL/の厚さは、70 00オングストローム程度に形成される。第一層間絶縁 膜65及びピット線対RBL、RBL/の上に、第2層 間絶縁膜67であるCVD酸化膜が堆積される。第2層 間絶緑膜67の厚さは、ビット線対RBL, RBL/の 上で7000、第一層間絶縁膜65で14000オング ストローム程度である。第2層間絶縁膜67の上側が第 3配線配線層となる。第2層間絶線膜67の上に、第3 層間絶縁膜68のCVD酸化膜が、14000オングス トローム程度堆積される。第3層間絶縁膜68の上側が 第4配線層69となっている。この第4配線層69に、 ピット線対WBL、WBL/が、7000オングストロ ーム程度の厚さで形成される。露出した第4配線層69 及びピット線対WBL、WBL/上にパッシベーション 膜70のシリコン窒化膜が形成される。よって、ピット 線対RBL、RBL/とピット線対WBL、WBL/は 20000オングストローム(従来の4倍)以上離れる ことになる。

【0027】次に、図10のマルチポートSRAMの動作を説明する。メモリセルMC $_1$ ~MC $_N$ に対してアクセスする場合、デコーダ51は書き込み用アドレスWARDに基づき、選択的にワード線WWL $_1$ ~WWL $_N$ を括性化する。ワード線WWL $_N$ によって選択されたメモリセルMC $_N$ では、各NMOS $_13$ 、 $_15$ がそれぞれオンする。これによって、フリップフロップがビット線WBL、WBL/に接続される。デコーダ $_52$ は読出し用

アドレスRADRに基づき、選択的にワード線RWL」 ~RWLN を活性化する。例えば、ワード線RWL1 に よって選択されたメモリセルMCN では、各NMOS 1: 4, 16がそれぞれオンする。これによって、フリップ フロップがピット線RBL、RBL/に接続される。そ の後、書込みメモリセルMCNでは、書込みドライバ5 3の駆動により、例えばビット線WBLのレベルが引き 下げられて、データが書込まれる。一方、ピット線RB L. RBL/に接続された読出しメモリセルMC」にお いては、フリップフロップに格納したデータが、ビット 線RBL、RBL/に読出され、それがセンスアンプ5 4で増幅されて出力データDoutとして出力される。 【0028】図13は、図10の各ピット線のレベルと 出力データのタイミングを示す波形図である。ビット線 WBLとRBLの間には、カップリング容量C山が存在 する。同様に、ビット線WBL/とビット線RBL/の 間にも、カップリング容量CRIが存在する。そのため、 書込み用ピット線WBLのレベルが引き下げられると、 図13のように、銃出し用ピット線RBLのレベルは、 容量Cliの影響で引下げられ、ビット線RBL、RBL /間の電位レベルが変動する。しかし、ビット線対RB L、RBL/とピット線対WBL、WBL/は2000 0 オングストローム以上離れているので、カップリング ノイズの発生が小さく、従来よりも変動が小さい。因っ て、ピット線対RBL、RBL/間の電位レベルが正常 に戻るのが速くなり、センスアンプ54の動作が速くな り、高速に出力データDoutを出力できる。以上のよ うに、この第4の実施例では、ビット線対WBL、WB し/とピット線対RBL、RBL/とを異なる配線層に 形成しているので、それらの配線によるカップリング容 量CLI, CRIが減じられ、高速に出力データDoutを 出力できる。

【0029】第5の実施例

図14(1), (2)は、本発明の第5の実施例を示す マルチポートSRAMの断面図であり、図12に共通す る要素には、共通の符号が付されている。このマルチポ ートSRAMの特徴は、ビット線対WBL, WBL/と ピット線対RBL、RBL/の構造を変化させたことで あり、他の構造は第4の実施例と同様となっている。ビ ット線WBL, WBL/、RBL, RBL/の下辺コー ナーに、図14(1)のように、90度以下のテーパー がつけられている。そのため、同図(2)に示すよう に、例えば、テーパーをつけた場合の各ピット線WBL とピット線RBL側面の距離SSは、つけない場合の距 離Sslよりも大きくなる。また、テーパーをつけた場 合のピット線RBLの側面とピット線WBLの底面の距 離Stは、つけない場合の距離St1よりも大きくな る。すなわち、実質的にピット線対WBL、WBLノと ビット線対RBL、RBL/間の距離が大きくなり、カ ップリング容量が小さくなる。回路の動作としては、第

4の実施例と同様の動作が行われる。

【0030】以上のように、この第5の実施例では、ビット線WBL、WBL/、RBL, RBL/の下辺コーナーに、90度以下のテーパーをつけているので、第4の実施例よりもカップリング容量CLI、CRIがさらに減じられ、高速に出力データDoutを出力できる。特に、ビット線WBL、WBL/、RBL、RBL/のみにテーパーをつけ、他の抵抗ドロップを考慮する必要のある電源線、グランド線、長いバス配線等には、テーパーをつけない構成にすれば、マルチポートSRAMはカップリング容量だけが減じられる構成となり、機能の優れたものになる。

第6の実施例

図15は、本発明の第6の実施例を示すマルチポートS RAMの断面図であり、図12に共通する要素には、共 通の符号が付されている。このマルチポートSRAMの 特徴は、ピット線対WBL、WBL/とピット線対RB し、RBL/の厚さは、それらの最小配線幅(配線間 隔)よりも、薄く形成されている。他の構造は第4の実 施例と同様となっており、回路動作も、第4の実施例と 同様である。以上のように、この第6の実施例では、ビ ット線対WBL、WBL/とピット線対RBL、RBL **/の厚さを、それらの最小配線幅よりも、薄くしてい** る。そのため、第5の実施例よりも、さらにカップリン グ容量の低減化が図れる。ピット線対WBL、WBL /、RBL、RBL/における隣接容量は、配線膜厚を 一定として配線間隔をかえたとき、配線間隔と配線膜厚 が等しくなると最小となる。配線膜厚を最小配線幅より 薄くすることで、隣接容量の低減が可能である。特に、 ピット線WBL, WBL/、RBL, RBL/のみ、こ の構造を採用し、他の抵抗ドロップを考慮する必要ある 電源線、グランド線、長いパス配線等では採用しないよ うにすると、マルチポートSRAMはカップリング容量 だけが減じられる構成となり、機能の優れたものにな

【0031】第7の実施例

図16は、本発明の第7の実施例を示すマルチボートSRAMの断面図であり、図12に共通する要素には、共通の符号が付されている。このマルチボートSRAMでは、ピット線対WBL、WBL/とピット線対RBL、RBL/とを、断面で見たとき垂直方向に重なるようにしている。他の構造は第4の実施例と同様となっており、回路動作も第4の実施例と同様である。以上のように、この第7の実施例では、ピット線対WBL、WBL/とピット線対RBL、RBL/とを、垂直方向に重なるようにしたので、第4の実施例に比べてメモリセルの形成面積を小さくでき、高集積化がさらに容易になっている

【0032】<u>第8の実施例</u>

図17は、本発明の第8の実施例を示すマルチポートS

RAMの断面図であり、図12に共通する要素には、共 通の符号が付されている。このマルチポートSRAMで は、異なる第2及び第4配線層に形成されたビット線対 WBL、WBL/とピット線対RBL、RBL/との間 に、導電層71を設けている。導電層71は、第2層間 絶縁膜67と第3層間絶縁膜68の間の第3配線層に形 成されている。他の構造は第4の実施例と同様となって おり、回路動作も第4の実施例と同様である。以上のよ うに、この第8の実施例では、ピット線対WBL、WB L/とピット線対RBL, RBL/との間に、導電層7 1を設けている。そのため、ビット線対WBL、WBL **/とピット線対RBL, RBL/との間の電気力線がカ** ットされる。よって、ピット線対WBL、WBL/とピ ット線対RBL、RBL/間のカップリング容量が、第 4の実施例よりも、さらに低減できる。ここで、導電層 71を、図17に示したように、その第3配線層に形成 される他の配線よりも薄い膜71aで形成すると、上層 のピット線対WBL,WBL/の距離が、遠くなり、さ らによい効果が得られる。

【0033】第9の実施例

図18は、本発明の第9の実施例を示すマルチポートS RAMの平面図である。このマルチポートSRAMで は、第8の実施例における導電層71をダミーパターン 72とし、そのダミーパターン72を、このマルチポー トSRAMの電源線Vdd或いはグランド線GNDに接 続している。これにより、ダミーパターン72の電位が、 電源電位あるい接地電位に固定され、ビット線対WB し、WBL/とピット線対RBL、RBL/との間のア イソレーションを、より確実にする。なお、ダミーパタ ーン72は、電源線Vdd或いはグランド線GNDその ものとしてもよい。他の構造は第4の実施例と同様とな っており、回路動作も第4の実施例と同様である。以上 のように、この第9の実施例では、ダミーパターン72 を、ピット線対WBL、WBL/とピット線対RBL、 RBL/との間に形成し、それ電源線Vdd或いはグラ ンド線GNDに接続している。第8の実施例と同様にダ ミーパターン72は電気力線がカットすると共に、ビッ ト線対WBL, WBL/とピット線対RBL, RBL/ の間に一定の電位を設定する。よって、ビット線対WB し、WBL/とピット線対RBL、RBL/との間のア イソレーションが、より確実になる。

【0034】なお、本発明は、上記実施例に限定されず 種々の変形が可能である。その変形例としては、例えば 次のようなものがある。

(1) 上記第1~第9の実施例では、同時に書込みと 読出しが可能なマルチポートSRAMについて説明して いるが、これに限定されない。読み出すビット線対に対 して、カップリング容量の影響を与えて読出し速度を制 限する構成の半導体記憶装置に用いることにより、その カップリング容量の影響が軽減され、出力データDou tが高速に出力できる。例えば、2組のビット線対を用いて、同時に読出しを行う半導体記憶装置等にも適用が可能である。

- (2) 第4~第9の実施例は、それぞれ併用することができる。併用により、相乗的な効果が得られる。
- (3) 第1~第3の実施例では、ビット線対RBL、RBL/或いはビット線対WBL、WBL/に、鎖交部分を1箇所設けて、同程度の大きさのカップリングノイズNC1、NC2を発生させてているが、鎖交部分は、複数箇所に設けてもよい。このようにすると、例えば、ビット線RBL、RBL/とビット線対WBL、WBL/のカップリング容量がその長手方向で変動する場合、カップリングノイズNC1、NC2の値が異なることになる。鎖交部分を複数箇所に設けることにより、同程度の大きさの部分カップリングノイズを細かく発生させるので、トータルのカップリングノイズの均等化が実現される。

[0035]

【発明の効果】以上詳細に説明したように、第1~第5 の発明によれば、第1のピット線対と第2のピット線対 のうちのいずれか一方は、鎖交部分を有し、複数のメモ リセルのうちの一部では書込みデータまたは読出しデー タのレベルが反転する構成とし、ている。そして、複数 のワード線のレベルに基づき前記メモリセルに書込むデ ータを予め反転させる書込み反転手段、または該メモリ セルから読出したデータのレベルを反転させる読出し反 転手段を、半導体記憶装置に設ている。そのため、第1 のピット線対と第2のピット線対間に存在するカップリ ング容量の影響によるカップリングノイズが、長手方向 で相殺されることになり、また、書込んだデータと読出 したデータの一致が、書込み反転手段または読出し反転 手段で調整される。よって、メモリセルから読出したデ ータを高速に出力できる。第6~第12の発明によれ ば、半導体記憶装置における第1及び第2のビット線 対、複数のワード線及び複数のメモリセルを、共通の半 導体基板上に積層構造で形成し、その第1のビット線対 と第2のビット線対は、積層構造の異なる配線層に形成 している。よって、カップリング容量が小さくなり、カ ップリングノイズが軽減される。そのため、メモリセル から読出したデータを高速に出力できる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すマルチポートSRAMの回路図である。

【図2】従来のマルチポートSRAMの構成例を示す回 路図である。

- 【図3】図2中のメモリセルを示す回路図である。
- 【図4】図2中の各ビット線の配置を示す平面図である。

【図5】図2の各ピット線のレベルと出力データのタイミングを示す波形図である。

【図6】図1中のメモリセルとビット線の関係を示す回路図である。

【図7】図1の各ピット線のレベルと出力データのタイミングを示す波形図である。

【図8】本発明の第2の実施例を示すマルチボートSRAMの回路図である。

【図9】本発明の第3の実施例を示すマルチポートSRAMの回路図である。

【図10】本発明の第4の実施例を示すマルチポートS RAMの回路図である。

【図11】図10の要部の平面構造を示す図である。

【図12】図11のA-A断面図である。

【図13】図10の各ビット線のレベルと出力データの タイミングを示す波形図である。

【図14】本発明の第5の実施例を示すマルチポートS RAMの断面図である。

【図15】本発明の第6の実施例を示すマルチポートS RAMの断面図である。 【図16】本発明の第7の実施例を示すマルチポートSRAMの断面図である。

【図17】本発明の第8の実施例を示すマルチポートSRAMの断面図である。

【図18】本発明の第9の実施例を示すマルチポートS RAMの平面図である

【符号の説明】


書込み用デコーダ
読出し用デコーダ
書込みドライバ
センスアンプ
メモリセル
書込み用ワード線
読出し用ワード線
書込み用ビット線対
読出し用ピット線対
入力データ
出力データ


【図2】


(図1)


WBL/ WBL WWL₁ RWL1 RWL₁ RBL RBL WBL WBL RBL WWLN/Z MIN'S+ WADR o-WADRO RWLŃZ **⊘RADR** -ORADR WWLN WWLN RWLN _RWL1 従来のマルチポート SRAM

本発明の第1の実施例のマルチポート SRAM












本発明の第2の支施例のマルチポート SRAM








本発明の第3の実施例のマルチポート SRAM

[図13]



本発明の第6の実施例のマルチポート SRAM




図 10 の各ピット線のレベルと出力データのタイミング

